欢迎光临 深圳市竞博体育app下载电子有限公司 官网!
咨询热线:13632635896 English

深圳市竞博体育app下载电子有限公司

Shenzhen Qunhui Electronics Co.,Ltd

  • 行业新闻
  • 展会信息
  • 公司公告
  • 竞博体育app下载-竞博体育下载-竞博电竞竞猜

    人气:108 发表时间:2019-11-20 15:57:56

    在PCB设计中,等长走线主要是针对一些高速的并行总线来讲的。

    由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDRSDRAM)甚至4次,而随着芯片运行频率的提高,信号传输延迟对时序的影响的比重越来越大,为了保证在数据采样点(时钟的上升沿或者下降沿)能正确采集所有信号的值,就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在PCB上的传输延迟的差异。

    高速信号有效的建立保持窗口比较小,要让数据和控制信号都落在有效窗口内,数据、时钟或数据之间、控制信号之间的走线长度差异就很小。具体允许的偏差可以通过计算时延来得到。

    其实一般来说,时序逻辑信号要满足建立时间和保持时间并有一定的余量。只要满足这个条件,信号是可以不严格等长的。

    然而,实际情况是,对于高速信号来说(例如DDR2、DDR3、FSB),在设计的时候是无法知道时序是否满足建立时间和保持时间要求(影响因素太多,包括芯片内部走线和容性负载造成的延时差别都要考虑,很难通过计算估算出实际值),必须在芯片内部设置可控延时器件(通过寄存器控制延时),然后扫描寄存器的值来尝试各种延时,并通过观察信号(直接看波形,测量建立保持时间)来确定延时的值使其满足建立时间和保持时间要求。不过同一类信号一般只对其中一根或几根信号线来做这种观察,为了使所有信号都满足时序要求,只好规定同一类信号走线全部严格等长。


    上一篇:对PCB行业前景有疑惑?听听他们怎么说

    下一篇: PCB layout外层线路设计规则

    推荐相关
  • 2018-12-27 2019年美国国际线路板及电子组装技术展览会
  • 2018-12-27 2019年5月 第20届大连国际电子工业展览会
  • 2018-12-27 CPCA、HKPCA将于2019年携手共同打造领先全球双城国际电子电路展览会
  • 2018-12-27 2019年4月 KPCA Show 韩国国际电子电路产业展
  • 2019-12-14 pcb生产流程的防焊操作
  • 2019-12-14 pcb与fpc软性线路板生产解决方案
  • 2019-12-13 PCB打样基于DSP的高速PCB抗干扰设计
  • 2019-12-13 防止PCB电路板生产中回焊问题
  • 2019-12-12 PCB电路板生产检测板子质量
  • 2019-12-12 pcb光绘工艺详解
  • 深圳市竞博体育app下载电子有限公司
    地 址:深圳市宝安区沙井街道西环路1001号上星西部工业区B栋二楼
    邮 箱: zhengshuangli@szqhpcb.com 
    电 话:+86-0755-82595264
    传 真:+86-0755-23003845
    联 系 人:郑浩 13632635896
    企业商城: www.szqhpcb.com
  • 公众服务号
  • 扫码咨询
  • 关键词:HDI线路板_消费类PCB_汽车类PCB_厚铜PCB_沉金电路板_双面电路板_深圳电路板厂家 CopyRight 深圳市竞博体育app下载电子有限公司 © 2018 All Rights Reserved.  粤ICP备17103027号-1  技术支持:顾佰特